Архитектура IGLOO2 предлагает до отсчета ворот 3.6x снабженного с тканью таблицы следования 4 входных сигналов (LUT) с носит цепи, дающ представление 2x, и включает множественные врезанные варианты и mathblocks памяти для цифровой обработки сигнала (DSP). Высокоскоростной последовательный интерфейс включите PCI выразить (PCIe), 10 Gbps приложение блок интерфейс подслоя) (XAUI/XGMII выдвинутого (XGXS), плюс родные сериализация/связь deserialization (SerDes), пока двойные данные классифицируют 2 (DDR2) регулятора памяти /DDR3 обеспечивают интерфейсы быстродействующего за.