Спецификации
Номер модели :
M2GL005-FGG484I
Количество минимального заказа :
50pcs
Способность поставки :
1000000 шт.
Количество логических элементов :
6060 LE
Количество входов/выходов :
I/O 209
Напряжение питания - мин. :
1,14 В
Напряжение питания - макс. :
1,26 В
Тип монтажа :
SMD/SMT
Пакет/случай :
ФБГА-484
Упаковка :
Лоток
Бренд :
Технология микросхемы
Описание

Вентильная матрица поля M2GL005-FGG484I IGLOO2 Programmable (FPGA) IC 209 719872 6060 484-BGA

Вентильные матрицы технологии IGLOO®2 микросхемы Пол-Programmable (FPGAs)

Вентильные матрицы технологии IGLOO®2 микросхемы Пол-Programmable (FPGAs) идеальны для общецелевых функций как локальные сети гигабита или двойные плоскости управления PCI Express®, наводящ функции, расширение и преобразование вход-выхода (I/O), видео/обработку изображений, системное руководство, и безопасное взаимодействие. Они использованы в применениях для рынков связей, промышленных, медицинских, обороны и авиации.

Архитектура IGLOO2 предлагает до отсчета ворот 3.6x снабженного с тканью таблицы следования 4 входных сигналов (LUT) с носит цепи, дающ представление 2x, и включает множественные врезанные варианты и mathblocks памяти для цифровой обработки сигнала (DSP). Высокоскоростной последовательный интерфейс включите PCI выразить (PCIe), 10 Gbps приложение блок интерфейс подслоя) (XAUI/XGMII выдвинутого (XGXS), плюс родные сериализация/связь deserialization (SerDes), пока двойные данные классифицируют 2 (DDR2) регулятора памяти /DDR3 обеспечивают интерфейсы быстродействующего за.

ОСОБЕННОСТИ

  • Высокопроизводительное FPGA
    • Эффективный 4 входной сигнал LUTs с носит цепи для высокопроизводительного и низкой мощности
    • До 236 блоков двойн-порта 18KBit SRAM (большого SRAM) с одновременным представлением 400MHz (512 x 36, 512 x 32, 1KBit x 18, 1KBit x 16, 2KBit x 9, 2KBit x 8, 4KBit x 4, 8KBit x 2, или 16KBit x 1)
    • До 240 блоков 3-порта 1KBit SRAM с 2 читают порты и 1 пишет гаван (микро- SRAM)
    • Высокопроизводительное DSP
      • До 240 быстрых mathblocks с 18 x 18 подписанное 17 x 17 неподписанное умножение умножения, и аккумулятор 44 битов
  • Высокоскоростные последовательные интерфейсы
  • До 16 майн SerDes, каждое поддерживая:
    • Расширение XGXS/XAUI (снабдить 10 интерфейс локальных сетей PHY Gbps (XGMII))
    • Родной интерфейс EPCS SerDes облегчает вставку серийного rapidIO в ткани или интерфейс SGMII к мягкому MAC локальных сетей
    • PCI выражает регулятор критической точки (PCIe)
    • ядр PCI майны x1, x2, и x4 срочное
    • До максимального размера полезной нагрузки 2KBytes
  • Интерфейсы быстродействующего за
    • До 2 высокоскоростных регулятора памяти DDRx
      • HPMS ГДР (MDDR) и регуляторы ГДР ткани (FDDR)
      • Поддержки LPDDR/DDR2/DDR3
      • Максимальный ход часов 333MHz
      • SECDED позволяют/особенность отключения
      • Поддерживает различные режимы ширины автобуса ДРАХМЫ, x8, x9, x16, x18, x32, и x36
      • Команда поддержек переупорядочивая для того чтобы оптимизировать эффективность памяти
      • Данные по переупорядочивая, возвращающ критическое слово поддержек сперва для каждой команды
    • Поддержка SDRAM через мягкий регулятор памяти SDRAM
  • Высокопроизводительная подсистема памяти
    • 64KB врезало SRAM (eSRAM)
    • До 512KB врезал энергонезависимую память (eNVM)
    • Одно SPI/COMM_BLK
    • Мост ГДР (2 мост данным по порта R/W амортизируя к памяти ГДР) с 64-разрядным интерфейсом AXI
    • Не-преграждая, разнослоистая матрица автобуса AHB позволяющ схеме мульти-мастера поддерживая 5 мастеров и 7 рабов
    • 2 интерфейса AHB/APB к ткани FPGA (мастерской/рабу способной)
    • 2 регулятора DMA для того чтобы offload сделки данных
      • 8-канал периферийный DMA (PDMA) для передачи данных между peripherals HPMS и памятью
    • Высокопроизводительный DMA (HPDMA) для передачи данных между eSRAM и памятями ГДР
  • Хронометрируя ресурсы
    • Источники часов
      • Высокая точность 32 КГц к главному кварцевому осциллятору 20MHz
      • 1MHz врезало генератор RC
      • 50MHz врезало генератор RC
    • До 8 цепей часов подготовляя (CCCs) с до 8 интегрированное сетноое-аналогов PLLs
      • Часы выхода с 8 участками выхода и разница в участка 45° (умножьте/граница, и возможности задержки)
    • Частота: входной сигнал 1MHz к 200MHz, выходу 20MHz к 400MHz
  • Рабочий потенциал и I/Os
    • напряжение тока ядра 1.2V
    • Мульти-стандартный потребитель I/Os (MSIO/MSIOD)
      • LVTTL/LVCMOS 3.0V (MSIO единственное)
      • LVCMOS 2.0V, 1.5V, 1.8V, и 2.5V
      • ГДР (SSTL2_1and SSTL2_2)
      • Стандарты LVDS, MLVDS, мини--LVDS, и RSDS дифференциальные
      • PCI
      • LVPECL (приемник единственный)
    • ГДР I/Os (DDRIO)
      • ГДР, DDR2, DDR3, LPDDR, SSTL2, SSTL18, и HSTL
      • LVCMOS 2.0V, 1.5V, 1.8V, и 2.5V
    • Номер рынка ведущий потребителя I/Os с 5G SerDes
  • Безопасность
    • Признаки безопасности дизайна (доступные на всех приборах)
      • Предохранение от интеллектуальной собственности (IP) через уникальные признаки безопасности и модели пользы новые к индустрии PLD
      • Шифровать ключ потребителя и загрузка bitstream, включающ программирование в менее-доверенных положениях
      • Сертификат прибора обеспечения схемы поставок
      • Увеличенные особенности анти--трамбовки
      • Zeroization
    • Особенности безопасности данных (доступные на наградных приборах)
      • Не-детерминистский случайный сдержанный генератор (NRBG)
      • Обслуживания потребителя криптографические (AES-256, SHA-256, двигатель эллиптической кривой криптографический (ECC))
      • Набор и регенерация функции потребителя физически unclonable (PUF) ключевые
      • CRI пропуск-через лицензию портфолио патента ПРЕДСТАВИТЕЛЯ ДЕМОКРАТИЧЕСКОЙ ПАРТИИ ОТ ПЕНСИЛЬВАНИИ
      • Брандмауэры оборудования защищая памяти подсистемы микроконтроллера (HPMS)
  • Надежность
    • Одиночная осадка события (SEU) иммунная
      • Клетки нул ПОДХОДЯЩИЕ конфигураций FPGA
    • Температура соединения
      • 125 °C - военная температура
      • 100 °C - промышленная температура
      • 85 °C - коммерчески температура
    • Ошибка единичной ошибки правильная двойная обнаруживает защиту (SECDED) на следующем:
      • Врезанные памяти (eSRAMs)
      • Буфер PCIe
      • Регуляторы памяти ГДР с опционными режимами SECDED
    • Буфера снабженные с защелками SEU устойчивыми на следующем:
      • Мосты ГДР (HPMS, MDDR, и FDDR)
      • SPI FIFO
      • Проверка целостности NVM на включении питания и по требованию
      • Никакая внешняя память конфигурации не требовала
      • Немедленн-на, сохраняет конфигурацию приведенный в действие
  • Низкая мощность
    • Низкая статическая и динамическая сила
      • Режим Flash*Freeze (F*F) для ткани
    • Сила как низко как 13mW/Gbps в майну для приборов SerDes

ПРИМЕНЕНИЯ

  • Радиотелеграф
  • Кабель
  • Промышленные сеть и контроль
  • Системное руководство
  • Безопасный радиотелеграф
  • Оборона и авиация
 

БЛОК-СХЕМА

Логика ICs 209 M2GL005-FGG484I Программируемый 719872 6060 484-BGA
Отправьте сообщение этому поставщику
Отправляй сейчас

Логика ICs 209 M2GL005-FGG484I Программируемый 719872 6060 484-BGA

Спросите последнюю цену
Номер модели :
M2GL005-FGG484I
Количество минимального заказа :
50pcs
Способность поставки :
1000000 шт.
Количество логических элементов :
6060 LE
Количество входов/выходов :
I/O 209
Напряжение питания - мин. :
1,14 В
Контактный поставщик
Логика ICs 209 M2GL005-FGG484I Программируемый 719872 6060 484-BGA

HongKong Wei Ya Hua Electronic Technology Co.,Limited

Verified Supplier
3 Годы
shenzhen
С тех пор 2020
Вид деятельности :
Раздатчик/оптовик
Основные продукты :
, ,
Общее годовое :
3000000-5000000
Количество работников :
10~20
Уровень сертификации :
Verified Supplier
Контактный поставщик
Требование о предоставлении