Микросхема DRAM W9725G6KB-25 DDR2 SDRAM 256 Мбит 16Mx16 1,8 В 84-контактный разъем WBGA

Чип DRAM DDR2 SDRAM 256 Мбит 16Mx16 1,8 В 84-контактный разъем WBGA

1. ОБЩЕЕ ОПИСАНИЕ

W9725G6KB — это 256-мегабитная память DDR2 SDRAM, состоящая из 4 194 304 слов  4 банка  16 бит.Это устройство обеспечивает высокую скорость передачи данных до 1066 Мбит/с/контакт (DDR2-1066) для обычных приложений.W9725G6KB подразделяется на следующие классы скорости: -18, -25, 25I и -3.Компоненты класса -18 соответствуют спецификации DDR2-1066 (7-7-7).Детали класса -25 и 25I соответствуют спецификации DDR2-800 (5-5-5) или DDR2-800 (6-6-6) (компоненты промышленного класса 25I, которые гарантированно поддерживают -40°C ≤ TCASE). ≤ 95°С).Компоненты класса -3 соответствуют спецификации DDR2-667 (5-5-5).Все управляющие и адресные входы синхронизированы с парой дифференциальных часов с внешним питанием.Входы фиксируются в точке пересечения дифференциальных тактовых импульсов (нарастание CLK и падение CLK).Все операции ввода-вывода синхронизируются с односторонним DQS или дифференциальной парой DQS-DQS в режиме синхронизации с источником.

2. ХАРАКТЕРИСТИКИ  Источник питания: VDD, VDDQ = 1,8 В ± 0,1 В  Архитектура с двойной скоростью передачи данных: две передачи данных за такт  Задержка CAS: 3, 4, 5, 6 и 7  Длина пакета: 4 и 8  Bi -направленные, дифференциальные стробы данных (DQS и DQS) передаются/принимаются вместе с данными. Выравнивание по фронту при чтении данных и выравнивание по центру при записи данных. DLL выравнивает переходы DQ и DQS с часами. Маски данных (DM) для записи данных  Команды, вводимые на каждом положительном фронте CLK, данные и маска данных относятся к обоим фронтам DQS  Поддерживается программируемая дополнительная задержка CAS для повышения эффективности шины команд и данных  Задержка чтения = аддитивная задержка плюс CAS Задержка (RL = AL + CL)  Регулировка импеданса вне микросхемы драйвера (OCD) и терминация на кристалле (ODT) для лучшего качества сигнала  Операция автоматической предварительной зарядки для пакетов чтения и записи  Режимы автоматического обновления и самообновления  Предзаряженное отключение питания и активное отключение питания  Маска данных записи  Задержка записи = Чтение Latency - 1 (WL = RL - 1)  Интерфейс: SSTL_18  Упакован в шарик WBGA 84 (8x12,5 мм2) с использованием бессвинцовых материалов, соответствующих требованиям RoHS.

Связанная информация об устройстве: