Функциональное описание

CY7C1311KV18, CY7C1911KV18, CY7C1313KV18 и CY7C1315KV18 являются синхронными трубопроводными SRAM 1,8 В, оснащенными архитектурой QDR II. Архитектура QDR II состоит из двух отдельных портов:порт чтения и порт записи для доступа к массиву памятиПорт чтения имеет выделенные выходы данных для поддержки операций чтения, а порт записи имеет выделенные входы данных для поддержки операций записи.Архитектура QDR II имеет отдельные входы данных и выходы данных, чтобы полностью исключить необходимость "обмены" шины данных, которая существует с общими устройствами В/В.

Особенности

■ Отдельные независимые порты чтения и записи данных
Поддерживает одновременные операции
■ Часы 333 МГц для высокой пропускной способности
■ Четырехсловесный взрыв для уменьшения частоты адресной шины
■ Интерфейсы с двойной скоростью передачи данных (DDR) на портах чтения и записи (данные передаются на частоте 666 МГц и 333 МГц)
■ Два входных часа (K и K) для точного измерения времени DDR
СРАМ использует только поднимающиеся края
■ Два входных часа для выходных данных (C и C), чтобы свести к минимуму искажения часов и несоответствия времени полета
■ Эхочасы (CQ и CQ) упрощают сбор данных в высокоскоростных системах
■ Одноместный мультиплексный адресный входный автобус, блокировщики ввода адреса для портов чтения и записи
■ Отдельный выбор порта для расширения глубины
■ Синхронные внутренние автоматические записи
■ QDR® II работает с задержкой чтения 1,5 цикла при установке DOFF HIGH
■ Работает аналогично устройству QDR I с задержкой чтения 1 цикла при установке DOFF на НИЗКО
■ Доступно в комплектациях ×8, ×9, ×18 и ×36
■ полная согласованность данных, обеспечивающая наиболее актуальные данные
■ VDD ядра = 1,8 V (±0,1 V); I/O VDDQ = 1,4 V к VDD
Поддерживает как 1,5 В, так и 1,8 В В/В питание
■ Доступно в 165-кулочном пакете FBGA (13 × 15 × 1,4 мм)
■ Предлагается как в пакетах без Pb, так и без Pb
■ Изменные буферы выхода HSTL
■ JTAG 1149.1 совместимый порт доступа для испытаний
■ PLL для точной размещения данных