Xilinx Ic откалывает приемопередатчик ЛАБОРАТОРИИ XCVU3P 40 I/O 49260 программиста XCVU3P-2FFVC1517I 560

Спецификации

Описание

Архитектура Xilinx® UltraScale™ состоит из высокопроизводительных семей FPGA, MPSoC, и RFSoC которые обращаются к обширному спектру требований к системы с фокусом на понижать полный расход энергии через многочисленные новаторские технологические выдвижения. Artix® UltraScale+ FPGAs: Самые высокие серийные ширина полосы частот и сигнал вычисляют плотность в цен-оптимизированном приборе для критических применений, зрения и видео сети обрабатывая, и обеспечили взаимодействие.

Kintex® UltraScale FPGAs: Высокопроизводительное FPGAs с фокусом на цене/представлении, используя и монолитовую и следующим поколени штабелированную технологию соединения кремния (SSI). Высокое DSP и преградить приемопередатчики коэффициентов и следующего поколени RAM-к-логики, совмещенные с недорогой упаковкой, включить оптимальную смесь возможности и цены.

Kintex UltraScale+™ FPGAs: Увеличенная память UltraRAM представления и на-обломока для уменьшения цены BOM. Идеальное смешивание высокопроизводительных peripherals и рентабельной вставки системы.

Kintex UltraScale+ FPGAs имеет многочисленные варианты силы которые поставляют оптимальный баланс между необходимой системной производительностью и самым небольшим конвертом силы. Virtex® UltraScale FPGAs: Высокоемкое, высокопроизводительное FPGAs позволило используя и технологию монолитовых и следующего поколени SSI. Приборы Virtex UltraScale достигнуть самых высоких производительности системы, ширины полосы частот, и представления обратиться к основному рынку и прикладным требованиям через интеграцию различных на уровне систем функций.

Virtex UltraScale+ FPGAs: Самая высокая ширина полосы частот приемопередатчика, самый высокий отсчет DSP, и самая высокая память на-обломока и в-пакета доступная в архитектуре UltraScale.

Virtex UltraScale+ FPGAs также обеспечить многочисленные варианты силы которые поставляют оптимальный баланс между необходимо

системная производительность и самый небольшой конверт силы. Zynq® UltraScale+ MPSoCs: Совместите Arm® v8-based

Высокопроизводительный с низким энергопотреблением 64-разрядный процессор применения Cortex®-A53 с процессором реального времени руки Cortex-R5F

и архитектура UltraScale для создания MPSoCs индустрии первого programmable. Обеспечьте беспрецедентные энергосбережения,

неоднородная обработка, и programmable ускорение.

Zynq® UltraScale+ RFSoCs: Подсистема преобразователя данных RF комбайна и переднее исправление ошибки с ведущим в отрасли

programmable логика и неоднородная возмоность обработки. Интегрированные RF-ADCs, RF-DACs, и мягкое решение

FECs (SD-FEC) обеспечить ключевые подсистемы для многоленточных, мультимодных клетчатых радио и инфраструктуры кабеля.

Особенности

Большинств Zynq UltraScale+ RFSoCs включает подсистему преобразователя данных RF, которая содержит множественную радиочастоту

аналог к цифровым преобразователям (RF-ADCs) и множественной радиочастоте цифровой к сетноым-аналогов конвертерам (RF-DACs).

высокоточный, высокоскоростной, сила эффективные RF-ADCs и RF-DACs могут быть индивидуально установленные по-настоящему данные или

в большинстве случаев смогите быть установлено в парах по-настоящему и мнимых данных по I/Q. См. разделы RF-ADCs и RF-DACs

Некоторое Zynq UltraScale+ RFSoCs включает сильно гибкие мягкие блоки решения FEC для расшифровывая и шифруя данных

как середины к ошибкам контроля в передаче данных над ненадежными или шумными каналами связи. SD-FEC

блоки поддерживают проверку равенства низко-плотности (LDPC) расшифровывают/шифруют и Turbo расшифровывает для пользы в 5G радиотелеграфе, обратный рейс,

Применения DOCSIS, и LTE.

Zynq UltraScale+ MPSoCs и RFSoCs отличает вариантами двойных и квадрацикла ядра руки Cortex-A53 (APU) с двойн-ядром

Система обработки руки Cortex-R5F (RPU) (PS). Некоторые приборы также включают преданные графики руки Mali™-400 MP2

устройство обработки данных (GPU).

Торгуя проводник