Programmable IOs макроса 116 Fpga EPM3256ATI144-10N CPLD МАКС 3000A 256
Спецификации
| Атрибут продукта | Атрибут со значением |
|---|---|
| Intel | |
| Категория продукта: | FPGA - Вентильная матрица поля Programmable |
| Циклон III EP3C5 | |
| 5136 LE | |
| I/O 94 | |
| 1,15 v | |
| 1,25 v | |
| 0 c | |
| + 85 c | |
| SMD/SMT | |
| EQFP-144 | |
| Поднос | |
| Бренд: | Intel/Altera |
| Максимальная равочая частота: | 315 MHz |
| Влага чувствительная: | Да |
| Количество блоков массива логики - лабораторий: | ЛАБОРАТОРИЯ 321 |
| Работая подача напряжения: | 1,15 v до 1,25 v |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
Описание
МАКСИМАЛЬНЫЕ приборы 3000A недорогие, высокопроизводительные приборы основанные на архитектуре Altera МАКСИМАЛЬНОЙ.
Изготовленный с предварительной технологией CMOS, основанные на EEPROM МАКСИМАЛЬНЫЕ приборы 3000A работают с
подача напряжения 3.3-V и обеспечивает 600 до 10 000 годных к употреблению ворот, ISP, задержки штыр-к-штыря как быстро как 4,5 ns,
и встречные скорости до 227,3 MHz. МАКСИМАЛЬНЫЕ приборы 3000A в – 4, – 5, – 6, – 7, и – 10 скоростей
ранги совместимы с требованиями к времени группы особого интереса PCI (SIG PCI)

Особенности
Высокопроизводительные, недорогие приборы programmable логики CMOS основанные на EEPROM (PLDs) построили дальше
архитектура MAX® (см. таблицу 1)
программируемость в-системы 3.3-V (ISP) через встроенные инициативную группу теста STD 1149,1 IEEE совместную
(JTAG) интерфейс с предварительной штыр-запирая возможностью – сети ISP уступчивые с STD 1532 IEEE
Встроенные сети теста границ-развертки (BST) уступчивые с STD 1149.1-1990 IEEE
Увеличенные особенности ISP: – Увеличенный алгоритм ISP для более быстрого программирования – бит ISP_Done, который нужно обеспечить
полное программирование – Pull-up резистор на штырях I/O во время программирования в-системы
Высокая плотность PLDs выстраивая в ряд от 600 до 10 000 годных к употреблению ворот
задержки логики штыр-к-штыря 4.5-ns с встречными частотами до 227,3 MHz
Интерфейс I/O MultiVoltTM включающ ядр прибора к бегу на 3,3 v, пока штыри I/O совместимы с
уровни логики 5.0-V, 3.3-V, и 2.5-V
Отсчеты Pin выстраивая в ряд от 44 до 256 в разнообразие пакете тонкого квадрацикла плоском (TQFP), пакете пластикового квадрацикла плоском
(PQFP), пластиковая несущая обломока J-руководства (PLCC), и FineLine пакеты BGATM
Горячая-socketing поддержка
Programmable структура массива соединения (PIA) непрерывная направляя для быстрого, прогнозированного представления
МАКСИМАЛЬНЫЕ особенности прибора 3000A

Торгуя проводник
| Shiping | Период доставки |
Для частей в-запаса, оценены, что грузят заказы вне в 3 днях. Как только погруженный, оцененный срок поставки зависит от внизу несущие вы выбрали: |
| Грузя тарифы |
После подтверждать заказ, мы оценим грузя цену основанную на весе товаров |
|
| Грузя вариант |
Мы обеспечиваем DHL, Federal Express, EMS, SF срочное, и зарегистрированную доставку воздушной почты международную. |
|
| Отслеживать доставки |
Мы сообщим вас электронной почтой с отслеживая номером как только заказ погружен. |
|
|
Возвращающ гарантия |
Возвращающ |
Возвращения нормально приняты завершанный в течение 30 дней от даты пересылки. Части должны быть неиспользованный и в первоначальной упаковке. Клиент должен принять обязанность для доставки. |
| Гарантия |
Все приобретения Retechip приходят с политикой возвращения денег-назад 30 дней, эта гарантия не применится к любому деталю где дефекты были причинены неправильной деятельностью собрания, отказа клиентом следовать инструкциями, продукта изменения, нерадивых или неправильных клиента |
|
| Приказывать |
Оплата |
T/T, PayPal, кредитная карточка включает визу, мастера, американца Срочный. |