Описания частей авиации:
Семья QProTM VirtexTM FPGA поставляет высокопроизводительные, высокоемкие programmable решения логики. Феноменальные увеличения в результате эффективности кремния от оптимизировать новую архитектуру для эффективности мест-и-маршрута и эксплуатировать агрессивный 0,22 процесса CMOS µm. Эти выдвижения делают QPro Virtex FPGAs сильные и гибкие альтернативы к маск-запрограммированным вентильным матрицам. Семья Virtex состоит из 4 членов показанных в здании таблицы 1. на опыте приобретенном от предыдущих поколений FPGAs, семья Virtex представляет революционный шаг вперед в programmable дизайне логики. Совмещающ большое разнообразие programmable особенностей системы, богатую иерархию быстрого, гибкие ресурсы соединения, и предварительного технологического прочесса, семья QPro Virtex поставляет высокоскоростное и высокоемкое programmable решение логики которое увеличивает гибкость дизайна пока уменьшающ время на реализацию. См. «технические спецификации Programmable вентильных матриц поля VirtexTM 2.5V» коммерчески для больше информации на спецификациях архитектуры и времени прибора.
Особенности частей авиации:
Аттестованный к MIL-PRF-38535 (квалифицированному перечислению изготовителя) гарантированному над полностью военным диапазоном температур к пакетам +125°C) керамическим и пластиковым быстро, плотности вентильных матриц высокой плотности Пол-Programmable от к системной производительности ворот системы 1M до 200 MHz Горяч-swappable для стандартов интерфейса PCI 16 компакта высокопроизводительных соединяют сразу с приборами ZBTRAM 4 преданных задержк-запертых петли (DLLs) для сетей распределения часов предварительного низко-skew управлением 4 часов первичного глобальных, плюс 24 вторичных глобальных сети LUTs конфигурируемое как шестнадцатиразрядный RAM, трицатидвухразрядный RAM, шестнадцатиразрядный двойн-перенесенный RAM, или шестнадцатиразрядный сдвиговый регистр конфигурируемое одновременное двойн-перенесенное 4K-bit трамбует быстрые интерфейсы к внешним высокопроизводительным штосселям предназначенным для того чтобы снести логику для высокоскоростной арифметической преданной цепи каскада поддержки множителя для регистров функций широк-входного сигнала обильных/защелки с часами позволить, и двойной одновременный/асинхронный набор и переустановить внутреннее государство 3 везя чувствительный элемент на автобусе Плашк-температуры логики границ-развертки IEEE 1149,1
Спецификация частей авиации:
| Описание пакета Mfr | ПЛАСТМАССА, BGA-352 |
| ДОСТИГНИТЕ уступчивое | Да |
| Состояние | Прерыванный |
| Programmable тип логики | ВЕНТИЛЬНАЯ МАТРИЦА ПОЛЯ PROGRAMMABLE |
| Комбинаториальная задержка CLB-Макс | 0,8 ns |
| Код JESD-30 | S-PBGA-B352 |
| Код JESD-609 | e0 |
| Уровень чувствительности влаги | 3 |
| Номер CLBs | 1536,0 |
| Количество соответствующих ворот | 322970,0 |
| Количество входных сигналов | 260,0 |
| Количество клеток логики | 6912,0 |
| Количество выходов | 260,0 |
| Количество терминалов | 352 |
| Работая Температур-минута | -55,0 Cel |
| Работая Температур-Макс | 125,0 Cel |
| Организация | 1536 CLBS, 322970 ВОРОТ |
| Материал тела пакета | PLASTIC/EPOXY |
| Код пакета | LBGA |
| Код равнозначности пакета | BGA352,26X26,50 |
| Форма пакета | КВАДРАТ |
| Стиль пакета | МАССИВ РЕШЕТКИ, НИЗКОПРОФИЛЬНЫЙ |
| Пиковая температура Reflow (Cel) | 225 |
| Электропитания | 1.2/3.6, 2,5 |
| Состояние квалификации | Не квалифицированный |
| Экранировать уровень | 38535Q/M; 38534H; 883B |
| Усаженное Высот-Макс | 1,7 mm |
| Под категория | Вентильные матрицы поля Programmable |
| Напряжение тока-Nom поставки | 2,5 v |
| Напряжени тока-минута поставки | 2,375 v |
| Поставка Напряжени тока-Макс | 2,625 v |
| Поверхностный держатель | УТВЕРДИТЕЛЬНЫЙ ОТВЕТ |
| Технология | CMOS |
| Ранг температуры | ВОЙСКА |
| Терминальный финиш | Олово/руководство (Sn63Pb37) |
| Терминальная форма | ШАРИК |
| Терминальный тангаж | 1,27 mm |
| Терминальное положение | ДНО |
| Reflow Температур-Макс Time@Peak (s) | 30 |
| Длина | 35,0 mm |
| Ширина | 35,0 mm |
